- (19) Japan Patent Office (JP)
- (12) Publication of Patent Application (A)
- (11) Patent Application Publication No.: S63-34928
- (43) Publication Date: February 15, S63 (1988)
- JPO File Number 5 (51) Int C14 Identification Symbol

H 01 L 21/302 M-8223-5F F-6708-5F

21/88

Request for Examination: Not made

- Number of Inventions: 1 (4 Pages in Total)
- 10 (54) Title of the Invention: METHOD FOR FORMING THROUGH HOLE
 - (21) Application No.: S61-179517
 - (22) Application Date: July 29, S61 (1986)
 - (72) Inventor: Koji AONO

15

20

- c/o LSI Laboratory, Mitsubishi Electric Corporation
- 4-1. Mizuhara, Itami-shi, Hyogo-ken
- c/o LSI Laboratory, Mitsubishi Electric Corporation
 - 4-1. Mizuhara, Itami-shi, Hyogo-ken
- (72) Inventor: Koichi SUMIYA

(72) Inventor: Yukie HIGAKI

- c/o LSI Laboratory, Mitsubishi Electric Corporation
- 4-1, Mizuhara, Itami-shi, Hyogo-ken
- (71) Applicant: Mitsubishi Electric Corporation
 - 2-2-3, Marunouchi, Chiyoda-ku, Tokyo-to
- (74) Representative: Patent Attorney, Masuo OIWA and two others

Specification

1. Title of the Invention

· METHOD FOR FORMING THROUGH HOLE

2. Scope of Claim

10

15

30

- A method for forming a through hole, characterized by comprising the steps of forming a wiring metal on a semiconductor substrate, forming insulating films of a plurality of layers in which an insulating film having a higher etching rate than an insulating film of a lower layer is an upper layer, on the wiring metal; applying a resist on an uppermost layer of the insulating film and transferring a mask pattern to form a resist pattern; etching the insulating films of the plurality of layers with use of the resist pattern as a mask to form a through hole having a tapered shape; and after the resist pattern is removed, performing metal evaporation onto a place of the through hole to form a wiring metal.
- 3. Detailed Description of the Invention
- [Industrial Field of the Invention]

This invention relates to a method for forming a through hole in a semiconductor element.

[Conventional Art]

FIGS. 3(a) to (g) are cross-sectional views showing a forming process of a
through hole used for a semiconductor element. In these drawings, reference numeral
1 denotes a semiconductor substrate; reference numeral 2, a first wiring metal formed
on this semiconductor substrate 1; reference numeral 3, an insulating film stacked on
this first wiring metal 2; reference numeral 4, a photoresist applied on this insulating
film 3; reference numeral 5, a resist hole opening portion formed by transferring a mask
pattern to this photoresist 4 by photoengraving; reference numeral 6, a through hole
formed by etching the insulating film 3 stacked on the semiconductor substrate 1 by
isotropic etching with use of wet or the like, by using a resist pattern in which the resist
hole opening portion 5 is formed as a mask, and reference numeral 7, a second wiring
metal for forming a circuit together with the first wiring metal 2.

Next, a forming process of the through hole is described.

First, the first wiring metal 2 is formed on the semiconductor substrate 1 as illustrated in FIG. 3(a), and further, the insulating film 3 is stacked on the first wiring metal 2 as illustrated in FIG. 3(b). Next, after the photoresist 4 is applied on the insulating film 3 as illustrated in FIG. 3(c), the mask pattern for forming the through hole is transferred to the photoresist 4 by photoengraving to form the resist hole opening portion 5 as illustrated in FIG. 3(d). By using the resist pattern in which this resist hole opening portion 5 is formed as a mask, the insulating film 3 is etched by the isotropic etching with the use of the wet or the like, so that the through hole 6 is formed as illustrated in FIG. 3(e). Next, the resist pattern is removed as illustrated in FIG. 3(f), and the second wiring metal 7 is formed as illustrated in FIG. 3(g), whereby contact between the first and second wiring metals 2 and 7 is obtained.

10 [Problem to be Solved by the Invention]

In the case of employing the above conventional forming method of the through hole, the thickness of the second wiring metal 7 becomes small at a step portion (a portion surrounded by dotted lines) 8 illustrated in FIG. 4 because of a step of the through hole 6 formed in the insulating film 3, so that there has been a problem in that increase in contact resistance or defective contact occurs.

This invention is made to solve the foregoing problem, and an object is to obtain a method for forming a through hole by which increase in contact resistance does not occur and defective contact is prevented.

[Means for Solving the Problem]

A method for forming a through hole according to this invention includes the steps of: forming a wiring metal on a semiconductor substrate, forming insulating films of a plurality of layers in which an insulating film having a higher etching rate than an insulating film of a lower layer is an upper layer, on this wiring metal; applying a resist on an uppermost layer of the insulating film and transferring a mask pattern to form a resist pattern, etching the insulating films of the plurality of layers with use of the resist pattern as a mask to form a through hole having a tapered shape; and after the resist pattern is removed, performing metal evaporation onto a place of the through hole to form a wiring metal.

[Operation]

15

20

25

30

In this invention, since the insulating film having a higher etching rate than the insulating film of the lower layer is formed as the upper layer, side surfaces of the insulating films are etched to have a tapered shape; thus, the through hole is formed. Accordingly, the thickness of the wiring metal formed thereon becomes substantially uniform at a side surface of the through hole.

[Example]

10

15

20

25

30

One example of this invention is described below with reference to FIG. 1 and FIG. 2. · In FIG. 1, the same reference numerals as those in FIG. 3 denote the identical portions, and reference numeral 9 denotes an insulating film which is formed on the insulating film 3 and which has a higher etching rate than this insulating film 3.

Next, a method for forming a through hole according to this invention is described

First, the wiring metal 2 and the insulating film 3 are formed on the semiconductor substrate I as illustrated in FIGS. 1(a) and (b), and the insulating film 9 having a higher etching rate than the insulating film 3 is formed thereon as illustrated in FIG. 3(c). Then, after the photoresist 4 is applied on the insulating film 9 as illustrated in FIG. 1(d), a mask pattern for forming a through hole is transferred to the photoresist 4 to form the resist hole opening portion 5 as illustrated in FIG. 1(e). With use of a resist pattern in which this resist hole opening portion 5 is formed as a mask, wet etching is performed. After that, subsequently, wet etching of the insulating film 3 having a low etching rate is performed, so that the through hole 6 having a tapered shape whose step is small is formed as illustrated in FIG. 1(g), the wiring metal 7 is formed as illustrated in FIG. 1(h). In this state, as illustrated in FIG. 2, the thickness of the wiring metal 7 at a side surface of the through hole can be uniform, as at a step portion 10.

Note that in the above example, the case of a two-layer structure in which, on the insulating film 3, the insulating film 9 having a higher etching rate than this insulating film 3 is formed, is described. However, a similar effect can be obtained also by forming some insulating films each having a higher etching rate than its lower insulating film, for example, stacking the insulating film 9 having a higher etching rate on the insulating film 3, and further stacking an insulating film having a higher etching rate than this insulating film 9 thereon.

Further, a similar effect can be obtained also by stack of from an insulating film having a low etching rate to an insulating film having a high etching rate in sequence. [Effect of the Invention]

10

15

20

25

As described above, this invention includes the steps of: forming a wiring metal on a semiconductor substrate, forming insulating films of a plurality of layers in which an insulating film having a higher etching rate than an insulating film of a lower layer is an upper layer, on this wiring metal; applying a resist on the insulating film of an uppermost layer and transferring a mask pattern to form a resist pattern; etching the insulating films of the plurality of layers with use of the resist pattern as a mask to form a through hole having a tapered shape; and after the resist pattern is removed, performing metal evaporation onto a place of the through hole to form a wiring metal. Therefore, the thickness of the wiring metal at a side surface of the through hole can be substantially uniform. Accordingly, advantages can be obtained not only in that contact resistance can be reduced but also in that defective contact can be solved, for example.

4. Brief Description of the Drawings

FIG. 1 is a diagram illustrating a forming process of a through hole of this invention, FIG. 2 is a cross-sectional view of a semiconductor device obtained by this invention, FIG. 3 is a diagram illustrating a conventional forming process of a through hole, and FIG. 4 is a cross-sectional view illustrating a semiconductor device of a conventional example.

In the drawings, reference numeral 1 denotes a semiconductor substrate; reference numerals 2 and 7, wiring metals; reference numerals 3 and 9, insulating films; reference numeral 4, a photoresist; and reference numeral 6, a through hole.

Note that the same reference numerals in the drawings denote the identical or corresponding portions.

Patent Attorney Masuo OIWA (two others)

Family list 1 application(s) for: JP63034928

1 FORMATION OF THROUGH HOLE

Inventor: AONO KOJI ; HIGAKI YUKIO (+1)
EC:

Publication JP63034928 (A) - 1988-02-15

Applicant: MITSUBISHI ELECTRIC CORP IPC: H01L21/3205; H01L21/302; H01L21/3065; (+3)

Priority Date: 1986-07-29

Data supplied from the espacenet database — Worldwide

FORMATION OF THROUGH HOLE

Publication number: JP63034928 (A)

Publication date: 1988-02-15

AONO KOJI: HIGAKI YUKIO: SUMIYA KOICHI + Inventor(s):

Applicant(s): MITSUBISHI ELECTRIC CORP +

Classification:

H01L21/3205; H01L21/302; H01L21/3065; H01L21/02; (IPC1-7): H01L21/302; - international:

H01L21/88

- European:

Application number: JP19860179517 19860729 Priority number(s): JP19860179517 19860729

Abstract of JP 63034928 (A)

PURPOSE To substantially uniformize the thickness of a wiring metal to be formed on a through hole on the side of the hole by forming an insulating film having a faster etching rate than the insulating film of a lower layer on an upper layer, and etching the side of the insulating film in a tapered shape to form the hole, CONSTITUTION: A wiring metal 2 and an insulting film 3 are formed on a semiconductor substrate 1 to form an insulating film 9 having a faster etching rate than the film 3. After the film 9 is coated with a photoresist 4, a mask pattern for forming a through hole is transferred to the photoresist 4 to form a resist hole 5. With the resist partern formed with the hole 5 as a mask it is wet etched, the film 3 having slow etching rate is then wet etched to form a through hole 6 with a taper having a small step. After the resist pattern is removed, a wiring metal 7 is formed. Thus, the thickness of the metal 7 on the side of the hole is uniformized like a stepwise part 10.





Data supplied from the espacenet database - Worldwide

⑩日本国特許庁(JP) ⑪特許出額公開

母 公 開 特 許 公 報 (A) 昭63-34928

❷int, Cl. 2 2002号 庁内整理書号 @公開 昭和63年(1988)2月15日 H 01 L 21/302 M−8223−5F 7/88 F − 内部−5F

2//88 F - 6/108-5F 審査請求 夫請求 発明の数 1 (全4 耳) 砂発明の名称 スルーホールの形成方法 - 6件 脚 昭81-178517

エス・アイ研究所内 ②発 明 者 檜 垣 幸 夫 兵庫県伊州市環原4丁目1番地 三菱電線株式会社エル・

エス・アイ研究所内 ②発 明 者 住 谷 光 ー 兵庫県伊丹市環原4丁目1番地 三菱電接株式会社エル・

・ エス・アイ研究所内 利出 稲 人 三原電磁技式会社 東京都千代田区丸の内2丁目2番3号

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2⑫代 環 人 弁理士 大岩 増雄 外2名

「安全の役職」 1 条明の名称 35 図(s) ~(s) は半導体数子に用いるスルー スルーホールの形成方法 ホールの財政工程を示す新図図であり、この図に 2.特許請求の護囲 おいて、1は半導体基板、2はこの半導体基板1 学媒体表表上に配接金属を形成する工程、前記 トに回疎された第1の配線金属、3ほこの第1の 配接会国の上に下層の絶縁膜よりもエッチングレ 死望会国2上に被請された絶難鎖、 4 はこの絶疑 贈3上に他右したフォトレジスト、5はこのフォ 形成する工程、前記員上層の絶疑膜の上にレジス トレジスト4に写真製菓によりマスタパターンを トを独存し、マスタパターンを転写しレジストパ 軽写することにより形成したレジストホール閉口 ターンを形成する工程、前記レジストパターンを 然、日は前型レジストホール関ロ罪らが形成され マスタとして前記復数層の絶縁腕をエッチングし ナレジストパターンをマスクとして、ウエット等 チーパ状のスルーホールを形成する工程、前記レ による毎方性エッチングにより半導体拡張1上に リストパターンを除去した後、前記スルーホール 経歴された絶縁損3をエッチングすることにより 核分に会国政策を行い、配額金属を形成する工程 所はされたスルーホール、7は前記数1の配録金 か会むことを特徴とするスルーホールの形成方 ĬE 2 と回路を确定するための第2の配線金属であ 生. ă. 次にスルーホールの形成工程を証明する。 3、発明の詳細な論明 まず、語3図(a) に示すように、半導体拡張1 (産業上の利用分野) この発明は、単雄体業子にスルーホールを形成 Eに終1の配録金属2を形成し、まちに、第3回

ナス方体に関するものである。

(b) に示すように、第1の配線金属2上に絶鏡機

25TR ET 63-34928 (2)

3 を担害する。 次に、第3回(の) にボテスラに、 第3回(の) にボナスラに、第3回(の) にボテスラに、 第3回(の) にボナスラに、第3回原によりファト、 タイカーンを性容し、レジストルール間回路がおおまった。 おはても、このレジストルー間回路がおおまった。 年にじばストリアンをマイアとして、フェート 年による方式はエッチングにより発展図3をエッチングに、 をは、第4日では、ビボナスランド・ を参加した。 をといるのでは、ビボナスランド・ を参加した。 では、10日では、ビボナスランド・ を参加した。 では、10日では、ビボナスランド・ のファンドナーンを出たし、第3回(の) にボナスランド・ とファストイターンを出たし、第3回(の) にボナスランド・ とのアストイターンを出たし、第3回(の) にボナスランド・ アンファストイターンを出たし、第3回(の) にボナスランド・ アンファストイターンを出たし、第3回(の) にボナスランド・

うに、 第2の配額金属でを形成することにより、 第1および第2の配額金属でおよびでのコンタケ シを得るものである。

(発明が解決しようとする問題点) 上記のような姿象のスルーホールの形成方法で は、第2の配線会属7の耳さが、第4回に示す数

差部分 (破綻で囲まれた体分) 8 で、絶難膜3 に 形成したスルーホール 8 の設定のために輝くな り、コンテクト抵抗の上昇あるいはコンテクト不

ら、絶縁膜は個音がテーパ状にエッチングされて スルーホールが形成されるので、その上に形成さ れる乾燥全度の厚さがスルーホール偏固において

ほぼ均一になる。 (実施例)

以下、この提明の一支施料を終1回、第2線に ついて提明する。第1線において、第3線と同一 存まなれた。この絶難図3よりもエッチングレート が2に始ませる。

次に、この発明によるスルホールの形成工程に ついて説明する。

至乎、別1回(a)、(b)に示すように、卒事保証 版1上に配録金店とと連載図るを形成し、その上 に限り版(c)に乗すように、単数選3よりマッチ ングレートの進い能翻頭3を形成する。4の後、 別1回(c)に示すように、発酵脳3の上にフォト シグスト4を使わした後、洗1回(c)に示するた にフォトレジスト4にスルーキールを提案するた

めのマスケパターンを転写し、レジストポール間

生を起すという問題点があった。

この発明は、かかる限圏点を解析するためにな されたもので、コンタタト算机の上昇がなく、か つコンタタト不良を助止したスルーホールの形成 カ注を得ることを目的とする。

(問題点を解決するための手段)

【日間点を表現するこのかでは) この発用に成業を出きが取りまする正常、この代理 必要とに下面が発展と可をしまっていた。 途と地質器を上間にして有限者の最終をかなった。 と、世級器を上間にして有限者の最終をかなった。 し、マスティターンを が表するこれ。 レヴストパターンを の現金目的、最終をし、ナシッグして・パネのスル ーー・ルを由来するこれ。 レヴストパターンを し、マスティターンで、アンフトパターンを し、マンストパターンで、アンフトパターンを し、マンストパターンで、アンストパターンを し、マンストパターンで、アンストパターンで、アンストパターンで ルンに他、メルタールが多か全級国をを行い、

配盤金属を形成する工程を含むものである。 (作用)

この発明においては、下層の絶縁膜よりエッチ ングレートの速い絶縁膜を上層に形成したことか

ロボラを製造する。このシグストサール間日間を が設度されたシブストナテーシをエファ ニットニッチングを行い、その後、運動してニッ ナングレートの週い設備は3のウエットエッチン だも行うこととは、野田 (日) にポオように、設 高のかさをテーパ状の中にスカーモールの形形 成またる。その後、田 (日) (日) にポオように、レ クストパターンを検索した後、第1日(1) に対 こりに、運動機関で伊藤太市と、第1日(1) に対 エラに、運動機関で伊藤太市と、の成態では、 第1日(1) に対して伊藤太市との大田 (日) に 第1日(1) に対して伊藤太市と 第1日(1) に対して伊藤太市と 第1日(1) に対して伊藤太市と 第1日(1) に対して伊藤木市と

にすることができる。 また、上記を集件は、地音図3の上に、この 場面図3上ボネッチッグレートの温や地音観70 を 類図1上にニッチングレートの温や地音観70 。 単図3上にニッチングレートの温や地音観70 。 りにこの地音響3上がエッチングレートの温や地 類似というように、ア型の光線形であることに グレートの温や光線形を何度にも展界することに コートも同様の画文を得ることができ

特別8863-34928(3)

(#28)

また、エッチングレートの遅い絶縁関から遅い
絶錯誤を連続して技歴することによっても所提の
効果が得られる。
(是明の効果)
この強明は以上裁明したとおり、幸福体証板上
に配鎖金属を形成する工程、この配線会団上に下
層の絶縁膜よりもエッチングレートが進い絶縁説
を上遊にして複数層の絶錯鏡を形成する工程、最
上層の絶縁袋の上にレジストを微布し、マスタ
パターンを転写しレジストパターンを形成する工
程、レジストパターンをマスクとして複数層の絶
疑問をエッチングしてテーパ状のスルーホールを
形成する工程、レジストパターンを検索した後、
スルーホール部分に金属高粱を行い、配盤会属を
形成する工程を含むので、スルーホール側面にお
ける配盤金属の厚さをほぼ均一にすることができ
る。したがって、コンタクト様故を係譲すること
ができるばかりでなく、コンタクト不良を解剤す

ることができる等の利点が得られる。 4、図面の簡単な説明 第1回はこの発明のスルーホールの別求工程を 説明する認、第2回はこの発明により集られた率 毎件故図の新回路、第3回は使失のスルーホール の形成工程を説明する図、第4回は従失例の平年 体設置を次寸新回数である。

図において、1は半導体基板、2,7は配線金 温、3,9は絶線膜、4はフェトレジスト、5は スルーホールである。 なお、各図中の同一項号は同一または組当部分

€ # f .

代理人

物開昭63-34928(4)

